PATENT ABSTRACTS OF JAPAN

(11)Publication number:

60-038920

(43) Date of publication of application: 28.02.1985

(51)Int.CI.

H03K 3/356

H03K 17/687

(21)Application number : 58-148477

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

11.08.1983


(72)Inventor: NAKAGAWA HIROMASA

(54) LATCH CIRCUIT

(57)Abstract:

PURPOSE: To improve the circuit integration of a semiconductor integrated circuit by using only one data transfer line and realizing the circuit with one transmission gate only.

CONSTITUTION: The 2nd latch circuit 10 consists of two inverters Q3, Q4, an input side of the inverter Q3 is used as an input terminal of the 2nd latch circuit 10, an output of the inverter Q3 is connected to an input of the inverter Q4, an output of the inverter Q4 is connected to an input of the inverter Q3, and an output of the inverter Q3 is used as an output terminal of the 2nd latch circuit 10. The 1st transmission gate 11 consists of the 4N channel TRN4 and a data is transferred from the 1st latch circuit 1 to the 2nd latch circuit 10. Further, the 2nd



transmission gate 12 consists of the 4N channel TRN4 so as to transfer a data from the 2nd latch circuit 10 to the 3rd latch circuit 3. Since the number of data transfer lines is decreased by using this CMOS latch circuit, the circuit integration of the semiconductor integrated circuit is increased.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭60-38920

@Int Cl.4

触別記号

庁内整理番号

個公開 昭和60年(1985)2月28日

H 03 K 3/356

17/687

8425-5J 7105-5J

審査請求 未請求 発明の数 1 (全8頁)

ラツチ回路 69発明の名称

> 昭58-148477 刨特 願

昭58(1983)8月11日 ❸田

中川 ⑫発 明 者

伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹製作所

三菱電機株式会社 勿出 願

東京都千代田区丸の内2丁目2番3号

弁理士 大岩 増雄 外2名 ②代 理

1. 発明の名称 ラッチ回路

2. 特許請求の範囲

相補形CMOSトランジスタで構成し、データの 一時記憶あるいは待避を行なりレジスタ内のラツ チ国路において、とのラツチ国路を2個のインパ - タで構成し、一方のインパータの出力に他方の インパータの入力を接続してラツチ回路の出力端 子とし、仙方のインパータの出力を一方のインパ ータの入力に接続してラッチ回路の入力端子とす るととにより、チータを転送する信号線を少なく し、データ転送のゲート(またはトランジスタ) の数を減らすことを特徴とするラッチ回路。

3. 発明の詳細な説明

(発明の技術分野)

との発明はタンチ間のデータ転送額の数を減ら すことができる CMOSタッチ回路に関するもので

[従来技術]

第1図は従来のラッチ回路を示すプロック図で ある。同図において、(I)は第1出力信号 Q x およ び第1否定出力信号Q〟を出力する第1ラッチ回 路、(2)はインパータ (2a)および (2b)からなり、第 2出力信号Qmおよび第2否定出力信号Qmを出 力する第2ラッチ回路、(3)は第3ラッチ回路、 (4a)および (4b)はそれぞれ第2図(e)に示す第1デ ータ転送信号8:(す1) および第2図(e)に示す節 2 ゲータ転送俗号 S 2 (ø i) が入力する転送借号 入力端子、 (5a)および (5b)はNチャネルの第1ト ランスミッションゲート、(6a)および(6b)はNテ ヤネルの第2トランスミツションゲート、 (7a)お

なお、第2図回はクロツク信号を示すタイムチ ヤートである。また、第1データ転送倡号B1(F1) **は第1ヲツチ回路(1)から第2ラツチ回路(2)にデー** タを転送させるための信号であり、第2データ転 送倡号82(φ1) は第2ラツチ回路(2)から第3ラ ッチ回路(3)にデータを転送させるための倡号であ

よび (7b)はPチャネルのプルアップ用トランジス

タである。

特開昭GO- 38920(2)

り、各ラツチ回路のデータの移動のタイミングを 第2図(b),第2図(d)および郎2図(f)に示す。

次に、上配構成によるラッチ回路の動作につい て第3図(a),第3図(b)および第3図(e)を参照して 説明する。まず、第1ラッチ回路(1)はデータの書 き込み(第1データ転送信号S1(ø1) アクティ プ)あるいはデータの読み出し(第2データ転送 信号82(01) アクテイブ)の場合でも、常化、 低レベル($V_{CC}=5V$, $V_{88}=0$ V の場合には 0 V) を第1トランスミツションゲート (5a),(5b) ある いは第2トランスミツションゲート(6a),(6b)を 通してデータを転送している。とこで、ブルアツ ブ用トランジスタ (7a) および (7b) の動作につい て、例えば第2ラッチ回路(2)の第2出力信号Q8 ロ O V (以下 "O" と言う)を第2トランスミッシ ロングート (6a) および (6b) を通してデータを転 送するときには第2否定出力信号 🖫 = 5 V (以 下"1"と言う)の既圧値はその第2トランスミッ ションゲート (6a) および (6b) の出力倒ではパッ クゲート効果により、十分を"1" レベルが出力で

トランジスタ (9a) .および第2Nチャネルトラン ジスタ (9b)の各コン ダクタンス A を考慮して、抓 2トランスミッションゲート (6a) および (6b) が " オン " すると同時に、保持しているデータ値が 反転しないよりに、データを転送しなければなら ない。ただし、Nチャネルトランジスタ同志のコ ンダクタンスは同一であり、Pチャネルトランジ スタ同志のコンダクタンスは同一であるとする。 次に、第2ラッチ回路(2)からデータを読み出す場 合をトランジスタレペルで説明すると、第3図(b) に示すようになり、第1 Nチャネルトランジスタ (9a)のドレイン電位をVxo , 第2Pチャネルト ランジスタ(8b)と第 2 Nチャ ネルトランジスタ (9b)による イン パータのスレツシオー ルド電 圧を V: N2 とすれば、 このインパータが反転しな い条件は

 $Vx_0 < V_{IN2}^*$ (1)

となる。ととで、

きないため、第2山力信号Qa=0Vが、第2ト ランスミツションゲート (6b)を通して出力したと とろで、ブルアップ用トランジスタ (7g)のゲート に入力して、相補の電位を引き上げて、十分な "1" レベルを保持できるようにしている。いま、 第2 ラツチ回路(2)から第2 山力信号 Qa = "0" を 第3ラッチ回路(3)に伝送する場合、第2トランス ミツションゲート (6a) および (6b) の出力倒は転 送前にデータ転送線の両方(正ねよび負)共に "1" 化プリチャージしておき、第2プータ転送僧 号 8 2 (0 1) の出力により、第 2 ラッチ回路(2)内 の第1Nチャネルトタンジスタ (9a)のドレイン電 圧を第2トランズミツションゲート (6a)を通して 転送している。とこで注意しなければいけないの は解2トランスミッションゲート (6m) かよび (6b) が"オン"する前にはこの第2トランスミッショ ングート (6g) および (6b) の出力側は正負ともに "1" にブリチャージしているため、第2ラッチ目 路(2)にある第1Pチャネルトランジスタ (8a) , 第 2 P チャネルトランジスタ (8b). 年1 N チャネル

$$V_{1N2}^* = \frac{V_{cc} - V_{7P} + V_{7N} \sqrt{\frac{\beta_{N2}}{\beta_{P2}}}}{1 + \sqrt{\frac{\beta_{N2}}{\beta_{P2}}}} \qquad (2)$$

ただし、Vcc : 電源電圧

Vrv ・Vrn : すべての P チャネルトラン ジスタおよび N チャネルト ランジスタのスレッシォー ルド電圧

Pn2(=βn1):第2 Nテヤネルトランジス タのコンダクタンス (第1 Nテヤネルトランジスタの コンダクタンスも同じ)

Pe2(=Pe1):第1 P チャネルトランジス タのコンダクタンス (第1 P チャネルトランジスタの コンダクタンスも同じ)

との条件で読み出し時の第2ラツチ回路(2)の4個 のトランジスタと第2のトランスミツションゲー ト (6a) および (6b) のコンダクタンスを決定する。 次に、第1ラッチ回路(1)から第2ラッチ回路(2)へのデータ書を込みの場合を第3図(e)に示す。今、第2ラッチ回路(2)の第2出力信号Q_B= "1" であるとを、第1ラッチ回路(1)の第1出力信号Q_A= "0" により、第2出力信号Q_B= "0" に反転するためには、

となるように、各トランジスタのコンダクタンス を決定する。

しかしながら、従来のラッチ回路は各ラッチ回路の入,出力信号が夫々正,負を要し、トランスミッションゲートも入,出力共に2個ずつ必要とするため、半導体集積回路上で、集積度を上げることができない欠点があつた。

〔発明の紙要〕

したがつて、この発明の目的はデータ転送線を 1本にし、しかもトランスミツションゲート 1個 で実現できるため、半導体集積回路の集積度を上 げることができるランチ回路を提供するものであ

にデータを転送する第1トランスミツションゲート、 (12)は第4Nチャネルトランジスタ (Trn4) からなり、第2ラッチ回路 (10)から第3ラッチ回路(3)にデータを転送する第2トランスミツションゲートである。

なお、第5回は第4回に示すラッチ回路をトランジスタレベルで示した個である。また、第2ラッチ回路(10)をNテヤネルトランジスタのトランスミッションゲートを介して直列に接続されるため、第1ラッチ回路(3)の各部のトランジスタは同じ構成にすることができる。そして、第2ラッチ回路(10)内の各トランジスタ(8a),(8b),(9a),(9b), かよび入力側,出力側のトランスミッションゲートのコンダクタンスを以下の条件に設定すればラッチ回路を実現することができる。

次に、上記構成によるランチ国路の動作について第6図(a),第6図(b) かよび第7図(a),第7図(b) を参照して説明する。まず、第2ランチ回路(10) から第3ランチ回路(3)への読み出しは第1ランチ

& .

とのよりな目的を速成するため、この発明はラッチ回路を2個のインパータで構成し、一方のインパータの出力に他方のインパータの入力を接続してラッチ回路の出力端子とし、他方のインパータの出力を一方のインパータの入力に接続してラッチ回路の入力機子とするように構成したものであり、以下実施例を用いて詳細に説明する。

(発明の実施例)

第4図はこの発明に係るラッチ回路の一実施例を示すプロック図である。同図において、(10)は2個のインパータ(Q3)かよび(Q4)で構成される第2ラッチ回路であり、インパータ(Q3)の入力側をこの第2ラッチ回路(10)の入力端子とし、インパータ(Q3)の出力をインパータ(Q4)の入力に接続し、インパータ(Q4)の出力をインパータ(Q3)の入力に接続し、インパータ(Q3)の出力をとの第2ラッチ回路(10)の出力端子とするものである。(11)は第4 N チャネルトランジスタ(Trn4)からなり、第1 ラッチ回路(10)から第2ラッチ回路(10)

回路(川から第2ラッチ回路(10)へのデータの書き 込みに相当するので、第1ラッチ回路(1)から第2 ラッチ回路 (10)へのデータの書き込みの場合につ いて説明する。まず、第6図(a)において、第2ラ ッチ回路 (10)の出力信号 Q m = "0" で、かつ館 1 ラッチ回路(1)の出力信号 Qo="0" のとき、館 1 データ転送信号81(Vi) がアクチイプとなり、 第1トランスミツションゲート (11)が"オン"の 状態を示している。今、第1タツチ回路(1)の出力 信号Qpが*0"を保持し続けた場合、第2ラッチ 回路(10)の状態を第6図(b)に示すことができる。 ととて、第3Nチャオルトランジスタ(9c)のドレ インは第1ラッチ回路(1)の出力端子であり、 🖴 0 Vであり、第1トランスミツションゲート (11)を 通して解1Pチャネルトランジスタ(8a)のドレイ ン餌に接続されている。また、との第1トランス ミツションゲート (II)の第4 Nテヤネルトランジ スタのドレイン (Vz1)はインパータ(Q3) の第2 Pチャネルトランジスタ (8b)のゲートおよび第2

Nチャネルトランジスタ (9b)のゲートに接続され

る入力例 V_{IN2} 化接続される。次に、第6 Q(b) 化示すように、第2 ラッチ 回路 (10) の出力信号 $\overline{Q_{\text{IR}}} =$ "0" が "1" へ替き変える時の条件は次式で示される。

$$V_{X1} < V_{1N2}^*$$

$$V_{CC} - V_{TP} + V_{TN} \sqrt{\frac{\beta_{N2}}{\beta_{-}}}$$

ただし、Vcc: 電源電圧

Vτρ,Vεκ:すべての P チャネルトランジ スタ・N チャネルトランジス

タのスレツシオールド領圧

An2(>An1) : 第2Nチャネルトランジ スタのコンダクタンス

βο2(>βο1):第1Pチャネルトランジ スタのコンダクタンス

ここで、Vxiの電位は仮定として、各トランジ スタのオン抵抗の分割比で決まるとす

マ = "1" で、かつ第 1 ラッチ回路(1)の出力信号 Q A = "1" のとき、第 1 データ転送信号 8 1 (す 1) がアクテイプで、第 1 トランスミッションゲート (11)の N チャネルトランジスタ (Trn4) が " オン" 状態を示している。今、第 1 ラッチ回路(1)の第 1 出力信号 Q p が "1" を保持し続けた場合、第 2 ラッチ回路(10)の状態は第 7 図(b)で示される。ここで、第 3 P チャネルトランジスタ (8c)のドレインは第 1 ラッチ回路(1)の出力端子であり、 " オン" 状態では第 1 トランスミッションゲート (11)の N チャネルトランジスタを通して第 1 N チャネルトランジスタ (9a)のドレイン 個に接続されている。

また、この部1トランスミッショングート (11) のNチャネルトランジスタのドレイン Vx1 からインパータ (Q3) の第2Pチャネルトランジスタ (8b) および第2Nチャネルトランジスタ (9b) の入力側 V1N2* 化接続される。したがつて、第7図(b) に示すように、この第2ラッチ回路 (10) の出力信号 QB = *1* から*0* へ審き変えるときの条件は次式で決まる。

$$V_{X1} \simeq \frac{V_{CC}}{1 + \frac{\beta_{N3} \cdot \beta_{N4}}{\beta_{P1} \left(\beta_{N3} + \beta_{N4}\right)}} \qquad (6)$$

れば、

である。

ただし、 PM3 は第1ヲツチ回路(IIにおいて、 第 2ヲツチ回路 (10)の第2Nチャネルト ランジスタ (9b)と同じコンダクタンス を持つもので、 PM3 = PM2 となる。 PM4 はトランスミツションゲートのN テヤネルトランジスタ TFM4 のコンダ クタンスである。

そとで、式(6)を変えて、式(5)と非に式(d)に代入すれば下配の式(7)が符られる。

$$\frac{\mathbf{v_{cc}}}{1 + \frac{\beta_{N2} \cdot \beta_{N4}}{\beta_{P1}(\beta_{N2} + \beta_{N4})}} < \frac{\mathbf{v_{cc}} - \mathbf{v_{TP}} + \mathbf{v_{TN}} \sqrt{\frac{\beta_{N2}}{\beta_{P2}}}}{1 + \sqrt{\frac{\beta_{N2}}{\beta_{P2}}}}$$

• • • • • (7)

次に、第7図(a)は第2ラッチ回路(10)の出力信号

$$v_{x_1} > v_{c_{x_2}}$$

式(6)の導出のときと断じ条件で奪出すると次式で示される。

$$V_{X,1} \simeq \frac{V_{C,C}}{1 + \frac{\beta_{N,1}}{\beta_{P,1}} \cdot \beta_{N,4}} - \cdots \cdot (9)$$

ただし、βρ5 は第1 ラッチ回路(I)において、第
2 ラッチ回路 (10)の第2 P チャネルト
ランジスタ (8b)と同じコンダクタンス
を持つので、βρ3 = βρ2 となる。
βN4 は第1 トランスミッションゲート
(11)のN チャネルトランジスタのコン
ダクタンスである。

そこで、式(9)を変えて、式(5)と共に式(8)に代入すれば次のような関係式となる。

$$\frac{\mathbf{v}_{cc}}{1 + \frac{\beta_{M1}(\beta_{P2} + \beta_{N4})}{\beta_{P2} \cdot \beta_{M4}}} > \frac{\mathbf{v}_{cc} - \mathbf{v}_{TP} + \mathbf{v}_{TM} \sqrt{\frac{\beta_{M2}}{\beta_{P2}}}}{1 + \sqrt{\frac{\beta_{M2}}{\beta_{P2}}}}$$

•••• (10)

特問昭60- 38920 (5)

さらに、式(7)と式 (10)から下配の式 (11)が求められる。

$$\frac{V_{CC}}{1 + \frac{\beta_{N1}(\beta_{P2} + \beta_{N4})}{\beta_{P2} \cdot \beta_{N4}}} > \frac{V_{CC} - V_{TP} + V_{TN} \sqrt{\frac{\beta_{N2}}{\beta_{P2}}}}{1 + \sqrt{\frac{\beta_{N2}}{\beta_{P2}}}}$$

$$\frac{V_{CC}}{1 + \frac{\beta_{N2} \cdot \beta_{N4}}{\beta_{P1}(\beta_{N2} + \beta_{N4})}} > \frac{V_{CC}}{1 + \sqrt{\frac{\beta_{N2}}{\beta_{P2}}}}$$

競み出しの場合は上記の条件の他、次の条件が成立するようにパラメータを設定する。また、帰避するインパータ(Q3)のスレツシオールド限圧VINI*

$$V_{1N1}^{\bullet} = V_{1N2}^{\bullet} \qquad \qquad \cdots \cdots \qquad (12)$$

とし、

$$\beta_{N4} \gg \beta_{N2} > \beta_{N1} > \beta_{P2} > \beta_{P1} \qquad \cdots \qquad (13)$$

をトランジスタレベルで説明するための図である。
(1)・・・第1ラッチ国路、(2)・・・第2ラ
ッチ回路、(3)・・・第3ラッチ回路、(4a)かよび
(4b)・・・転送信号入力端子、(5a)かよび
(5b)・・・第1トランスミッションゲート、(6a)
かよび(6b)・・・第2トランスミッションゲート、(7a)かよび(7b)・・・・ブルアップ用トラン
ジスタ、(8a)~(8c)・・・・Pチャンネルトラ
ンジスタ、(9a)~(9c)・・・・Nチャネルトラ
ンジスタ、(10)・・・第2ラッチ回路、(11)・・・・第1トランスミッションゲート、(12)・・・

なお、図中、同一符号は同一または相当部分を 示す。

代理人 大岩增雄

$$\frac{\beta_{N2}}{\beta_{P2}} = \frac{\beta_{N1}}{\beta_{P1}} \qquad \qquad \cdots \qquad (14)$$


たる条件を加える。

〔発明の効果〕

以上
 以上
 却細に
 訳明したように、
 この
 元明に
 係る
 ッチ
 四路によれば、
 データ
 転送
 の数を
 波らすことができるので、
 データ
 転送の
 ゲート
 (あるいは
 トランジスタ) の
 なを
少なくすることができ、
 準体
 集積
 四路の
 条限度を上げることができる
など
 の効果がある。

4. 図面の簡単な説明

第1図は従来のラッチ回路を示すプロック図、第2図(a)~第2図(f)は第1図の各部の信号波形を示すタイムチャート、第3図(a),第3図(b)および第3図(c)は第1図のラッチ回路の動作をトランジスタレベルで説明するための図、第4図はこの発明に係るラッチ回路の一臭施例を示すブロック図、第5図は第4図に示すラッチ回路をトランジスタレベルで示す即路図、第6図(a),第6図(b)および第7図(a),第7図(b)は第4図のラッチ回路の動作




特開昭GO- 38920(ア)

乎 統 補 正 書(方式)

7 B

(a)



(b) VINZ 特許庁長官敗

特颐昭58-148477号 1. 事件の表示

2、発明の名称 ラッチ回路

3. 棚正をする者

事件との関係 特許出願人 東京都千代田区丸の内二丁目2番3号 住 所 名称 (601) 三整虹機株式会社

代表者 片 山 仁 八 郎

4.代 理 人

東京都千代田区丸の内二丁目2番3号 住 所

(7375) 弁理士 大 岩 墳 雄 田 (7375) 弁理士 大 岩 墳 雄 田 (7375) 子理士 大 岩 墳 雄 田 (7375) 7477 (7375) 7477 (7375)

昭和58年11月29日 楠正命令の日付

補正の対象 図

補正の内容

図面の第2図(b)~(s)を別紙の通り相正する。

昭和59年4月 6



特許庁長官殿


1. 事件の扱示

特願昭58-148477号

2. 発明の名称

ラッチ回路

新2 図



3. 棚正をする者

特許出願人 事件との関係

東京都千代田区丸の内ニ丁目2番3号 住 所

(601) 三菱電機株式会社 称 名

代表者 片 山 仁 八 郎

4. 代 理 人

住 所

東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内

(7375) 弁理士 大 岩 增 雄 (平流)

5. 補正の対象

明細書の発明の詳細な説明の概

6. 補正の内容

(1) 明細書館6 資館11~12行の「第1 Pテ



特開町60- 38920 (8)

ルトランジスタ」を「第2Pチャネルトランジ スタ」と補正する。

[2] 同数部11頁第13~14行の「第1Pチャ ネルトランジスタ」を「第2Pチャネルトラン ジスタ」と相正する。

以上